Lista (parziale) di domande sul modulo di architettura del calcolatore |
Argomento: architetture |
Quali delle seguenti componenti possono essere considerate parte dell'architettura HW di un calcolatore? |
• | Processore |
• | Sistema Operativo |
• | memoria RAM |
• | programma in linguaggio macchina |
• | programma di videoscrittura (es. Microsoft Word) |
• | Dispositivi di input/output |
Argomento: architetture |
Che ruolo ha la ALU all'interno di una CPU? |
• | esegue l'aggiornamento del registro Program Counter, per puntare all'istruzione successiva |
• | esegue operazioni logiche su dati rappresentati in binario |
• | esegue operazioni aritmetiche su dati espressi in base dieci |
• | esegue operazioni di calcolo su dati aritmetici |
• | serve a generare un segnale di temporizzazione per sincronizzare le componenti della CPU |
• | serve a decidere se un Byte è presente in cache, oppure no |
Argomento: architetture |
Quali delle seguenti fasi costituiscono una parte del "ciclo di istruzione" di una CPU? |
• | clock speed: accelera o rallenta il segnale di clock |
• | instruction fetch: carica il codice della prossima istruzione da eseguire |
• | store result: memorizza (l'eventuale) risultato dell'istruzione eseguita |
• | repeat: esegue di nuovo l'istruzione appena eseguita |
• | next instruction: incrementa il Program Counter |
• | copy register: copia il valore del Program Counter per sapere dove era arrivato |
Argomento: architetture |
Il calcolatore permette di memorizzare e rappresentare, in forma binaria su un numero finito (n) di bit: |
• | dati numerici con e senza la virgola decimale |
• | dati numerici positivi, ma non negativi |
• | dati logici con valori "vero" e "falso" |
• | dati numerici reali, ma con una precisione limitata |
• | dati numerici con valori arbitrariamente grandi |
• | tutti i valori reali esistenti tra 0 e +1 |
Argomento: architetture |
Dati n=8 bit per rappresentare valori numerici interi positivi, è possibile rappresentare un numero di valori diversi al massimo uguale a: |
• | 16 valori cioè (2*8) |
• | 255 valori cioè (2^8)-1 = 255 |
• | 256 valori cioè (2^8) = 256 |
• | 8 valori |
• | nessuno dei precedenti |
Argomento: architetture |
A che valore decimale corrisponde la seguente sequenza binaria su 4 bit, assumendo che si tratti di una rappresentazione in binario naturale: (1101) ? |
• | 13 |
• | -3 |
• | -2 |
• | 26 |
• | nessuno dei precedenti |
Argomento: architetture |
A che valore decimale corrisponde la seguente sequenza binaria su 4 bit, assumendo che si tratti di una rappresentazione in complemento a due: (1101) ? |
• | -2 |
• | -3 |
• | +3 |
• | 13 |
• | nessuno dei precedenti |
Argomento: architetture |
A che valore decimale corrisponde la seguente sequenza binaria su 4 bit, assumendo che si tratti di una rappresentazione in complemento a uno: (1101) ? |
• | 13 |
• | -3 |
• | -2 |
• | 26 |
• | nessuno dei precedenti |
Argomento: architetture |
A che valore decimale corrisponde la seguente sequenza binaria su 4 bit, assumendo che si tratti di una rappresentazione in binario naturale: (1011) ? |
• | -4 |
• | -5 |
• | 11 |
• | 22 |
• | nessuno dei precedenti |
Argomento: architetture |
A che valore decimale corrisponde la seguente sequenza binaria su 4 bit, assumendo che si tratti di una rappresentazione in complemento a due: (1011) ? |
• | 11 |
• | -5 |
• | 22 |
• | -4 |
• | nessuno dei precedenti |
Argomento: architetture |
A che valore decimale corrisponde la seguente sequenza binaria su 4 bit, assumendo che si tratti di una rappresentazione in complemento a uno: (1011) ? |
• | 11 |
• | -4 |
• | -5 |
• | 22 |
• | nessuno dei precedenti |
Argomento: architetture |
Quali stringhe di bit equivalgono alla rappresentazione del valore decimale +27.25 in notazione binaria naturale? |
• | 11011.010 |
• | 11001.101 |
• | 01101.110 |
• | 011011.01 |
• | 011101.01 |
• | nessuno dei precedenti |
Argomento: architetture |
Quali stringhe di bit equivalgono alla rappresentazione del valore decimale +27.25 in notazione binaria naturale? |
• | 10011.010 |
• | 11001.101 |
• | 01101.110 |
• | 011011.10 |
• | 011101.01 |
• | nessuno dei precedenti |
Argomento: architetture |
Quali stringhe di bit equivalgono alla rappresentazione del valore decimale +13.75 in notazione binaria naturale? |
• | 10101.110 |
• | 01101.110 |
• | 011101.11 |
• | 01101.110 |
• | 001101.11 |
• | nessuno dei precedenti |
Argomento: architetture |
Quali stringhe di bit equivalgono alla rappresentazione del valore decimale +13.75 in notazione binaria naturale? |
• | 10101.110 |
• | 01101.111 |
• | 011101.11 |
• | 01101.110 |
• | 101101.11 |
• | nessuno dei precedenti |
Argomento: architetture |
Quali delle seguenti rappresentazioni identificano il valore in base dieci: 17? |
• | (10) in base 17 |
• | (01) in base 17 |
• | (1) in base 17 |
• | (10001) in base 2 (binario naturale) |
• | (21) in base 8 |
• | (11) in base 16 |
• | (71) in base -1 |
Argomento: architetture |
Come si scrive in binario l'indirizzo esadecimale (base 16) $(AF28)? |
• | 101011001000 |
• | 1010000000101000 |
• | 1010111100101000 |
• | AF28 |
Argomento: architetture |
Come si scrive in binario l'indirizzo ottale (base 8) $(4723)? |
• | 4723 |
• | 101111100110 |
• | 100111010011 |
• | 10011010011 |
Argomento: architetture |
Il range dei valori rappresentabili in binario naturale su 8 bit ha i seguenti limiti: |
• | [-128,+127] |
• | [0,+128] |
• | [-127,+127] |
• | [0,+255] |
• | [0,+256] |
• | nessuno dei precedenti |
Argomento: architetture |
Il range dei valori rappresentabili in binario complemento a due su 8 bit ha i seguenti limiti: |
• | [-128,+127] |
• | [0,+128] |
• | [-127,+128] |
• | [0,+255] |
• | [0,+256] |
• | nessuno dei precedenti |
Argomento: architetture |
Il range dei valori rappresentabili in binario complemento a uno su 8 bit ha i seguenti limiti: |
• | [0,+128] |
• | [-127,+128] |
• | [0,+255] |
• | [-127,+127] |
• | [-128,+128] |
• | nessuno dei precedenti |
Argomento: architetture |
La rappresentazione binaria in complemento a uno e quella in modulo e segno sono la stessa cosa? |
• | vero |
• | falso |
• | dipende |
Argomento: architetture |
Quale delle seguenti rappresentazioni binarie semplificano la progettazione di circuiti aritmetici per la somma e sottrazione di valori interi positivi e negativi? |
• | binario naturale |
• | complemento a due |
• | complemento a uno |
• | modulo e segno |
• | notazione polarizzata |
Argomento: architetture |
Cosa significa un caso di overflow nella somma di valori binari in complemento a due su n bit? |
• | n bit usati per la rappresentazione non sono sufficienti a rappresentare il risultato |
• | i due valori iniziali da sommare non sono rappresentabili su n bit |
• | si verifica un riporto oltre l'n-esimo bit, e il risultato assume il segno sbagliato |
• | si verifica un riporto oltre l'n-esimo bit, indipendentemente dal segno |
Argomento: architetture |
Lo Standard IEEE754 definisce le regole che danno a un calcolatore |
• | la possibilità di rappresentare valori reali su un range molto ampio |
• | la possibilità di rappresentare tutti i valori reali |
• | la possibilità di scegliere tra alta precisione e ampiezza della rappresentazione numerica |
• | la possibilità di rappresentare valori con precisione infinita |
• | la possibilità di fare confronti molto efficienti di grandezza tra numeri |
Argomento: architetture |
Quali dei seguenti dispositivi si trovano di solito sulla scheda madre (motherboard) del calcolatore? |
• | microprocessore |
• | disco fisso |
• | chip di memoria RAM |
• | lettore floppy disk |
• | Bus |
Argomento: architetture |
Che differenza esiste tra memoria RAM e ROM? |
• | la RAM può essere scritta più volte |
• | la ROM può essere scritta più volte |
• | la RAM può essere cancellata |
• | la ROM può essere cancellata |
• | la RAM può essere indirizzata (letta) direttamente all'indirizzo X (accesso casuale) |
• | la ROM può essere indirizzata (letta) direttamente all'indirizzo X (accesso casuale) |
Argomento: architetture |
Quali dei seguenti sono tipi di Bus del calcolatore o delle sue periferiche? |
• | ISA |
• | AMD |
• | PCI |
• | DMA |
• | SCSI |
• | ALU |
• | USB |
Argomento: architetture |
Una porta di connessione viene detta seriale se |
• | i dati devono essere inviati per una serie replicata di volte, consecutivamente |
• | i dati devono essere inviati una sola volta, un bit di seguito all'altro |
• | i dati devono essere inviati una sola volta, due bit alla volta |
• | i dati devono essere inviati e ricevuti contemporaneamente |
• | non si può inviare più di 1 bit per volta |
Argomento: architetture |
Una porta di connessione viene detta parallela se |
• | i dati devono essere inviati lungo strade parallele (che non si intersecano mai) |
• | i dati devono essere inviati una sola volta, a gruppi di bit |
• | i dati devono essere inviati una sola volta, un bit alla volta |
• | si può inviare più di 1 bit per volta |
• | i dati devono essere inviati e ricevuti contemporaneamente |
Argomento: architetture |
Cosa si intende quando si indica una CPU con pipeline? |
• | la CPU è sempre in grado di attivare in parallelo tutte le sue componenti |
• | la CPU è in grado di compiere alcune operazioni in parallelo, impiegando poco tempo |
• | la CPU può eseguire le operazioni al contrario |
• | la CPU può funzionare più velocemente grazie al clock più veloce |
• | la CPU può eseguire contemporanemante porzioni di operazioni diverse |
Argomento: architetture |
Un Gigabyte è |
• | circa un milione di Byte |
• | circa mille miliardi di byte |
• | circa un miliardo di byte |
• | nessuno dei precedenti |
Argomento: architetture |
Un Megabyte è |
• | circa un milione di Byte |
• | circa mille miliardi di byte |
• | circa un miliardo di byte |
• | nessuno dei precedenti |
Argomento: architetture |
Un hard disk o disco rigido |
• | può avere capacità anche fino a qualche decina di Gigabyte |
• | può essere aperto e pulito con un panno umido |
• | ha una serie di dischi multipli montati sullo stesso asse e una serie di bracci con testine di lettura |
• | può essere letto infinite volte, ma scritto solo una volta |
Argomento: architetture |
Una serie di hard disk o dischi rigidi montati con tecnologia RAID |
• | permettono di inserire o togliere un disco di dati anche durante il funzionamento del computer |
• | aumentano il rischio di perdere i dati in seguito a guasti |
• | non permettono di leggere dati più velocemente di un disco fisso comune |
• | possono ricostruire i dati presenti in uno dei dischi a partire dai dati degli altri dischi |
Argomento: architetture |
Un hard disk o disco rigido è delicato perchè |
• | la testina di lettura e scrittura viaggia a pochi micron dalla superficie |
• | ruota molto velocemente per creare un cuscino d'aria tra il disco e la testina |
• | deve essere conservato a una temperatura inferiore a 10 gradi centigradi |
• | i dati memorizzati, se il disco viene urtato, possono cambiare posizione |
Argomento: architetture |
Cosa si intende con il termine "frammentazione" del disco? |
• | il comune incidente che accade al disco quando si spegne il computer improvvisamente |
• | la perdita di piccole particelle di materiale magnetico a causa della rotazione |
• | la memorizzazione di file divisi in piccole porzioni non consecutive |
• | un fenomeno che può rallentare l'esecuzione dei programmi e sprecare spazio su disco |
• | nessuno dei precedenti |
Argomento: architetture |
Se il calcolatore viene infettato da un virus |
• | nel 90% dei casi si deve buttare |
• | si rischia la perdita di dati memorizzati su disco |
• | nel 20% dei casi si rischia di rompere qualche componente del calcolatore |
• | si rischia di dover ripetere l'installazione del sistema operativo |
Argomento: architetture |
Quali dei seguenti comportamenti possono causare infezione di virus al calcolatore? |
• | tenere il calcolatore in luogo freddo e umido, oppure vicino a fonti di calore |
• | scaricare giochi da Internet |
• | scambiare programmi su dischetti o su cd-rom |
• | tenere troppo vicini tra di loro i calcolatori |
• | l'apertura di un allegato a un messaggio di e-mail |
Argomento: architetture |
I dispositivi cd-rom e dvd-rom |
• | possono contenere più dati di un disco rigido |
• | sono meno soggetti a usura di un disco rigido |
• | hanno un costo per byte memorizzabile superiore a quello dei dischi rigidi |
• | possono essere scritti una sola volta e letti infinite volte |
Argomento: architetture |
Quale dei seguenti dispositivi ha il costo per byte memorizzato inferiore? |
• | memoria RAM |
• | cd-rom |
• | dischi rigidi |
• | dvd-rom |
Argomento: architetture |
La "legge di Moore" |
• | descrive il diverso aumento di prestazioni del processore e della memoria |
• | evidenzia come i processori progrediscano meno velocemente dei dispositivi di memoria |
• | evidenzia come i processori progrediscano più velocemente dei dispositivi di memoria |
• | descrive la velocità ottenuta da un sistema con cache affiancata alla RAM |
• | giustifica l'utilizzo delle gerarchie di memoria |
• | nessuno dei precedenti |
Argomento: architetture |
Il principio di "temporal locality" alla base dell'utilità della gerarchia di memoria |
• | dice che se accedo al dato X ora, è probabile che ciò accadrà di nuovo entro breve tempo |
• | dice che si accede in meno tempo ai dati quando essi sono localmente ravvicinati |
• | dipende molto dalla presenza di cicli ripetuti nei programmi |
• | non vale se i programmi contengono molti cicli |
Argomento: architetture |
Il principio di "spatial locality" alla base dell'utilità della gerarchia di memoria |
• | non vale nei programmi contenenti molti cicli |
• | dice che se accedo al dato X, è probabile l'accesso ai dati memorizzati vicino a X, entro breve |
• | vale nei programmi contenenti molti salti |
• | dipende dalla capacità dei programmatori di scrivere programmi "strutturati" |
Argomento: architetture |
Nella valutazione dei sistemi di cache, con "hit ratio" si intende |
• | la percentuale di accessi a dati presenti in cache |
• | la percentuale di accessi a dati presenti in RAM |
• | la percentuale di accessi a dati non presenti su disco |
• | la percentuale di accessi a dati non presenti in cache |
• | nessuno dei precedenti |
Argomento: architetture |
Dovendo valutare il tempo medio di accesso (TMA) ai dati di un'architettura Cache+RAM, sapendo che la cache ha tempo di accesso medio c e la RAM ha tempo di accesso medio m, e che h rappresenta l'hit ratio, uso la formula |
• | TMA = c*h |
• | TMA = c*h + (c+m)*(1-h) |
• | TMA = c + (1-h)*m |
• | TMA = c*(1-h) + m*h |
• | nessuno dei precedenti |
Argomento: architetture |
Quali affermazioni sono vere per una cache di tipo associativo, e una di tipo direct mapping? |
• | la cache di tipo associativo può caricare un blocco di dati D solo in uno slot predefinito |
• | la cache di tipo direct mapping permette di caricare un blocco dati in qualsiasi slot |
• | la cache di tipo direct mapping può caricare un blocco di dati D solo in uno slot predefinito |
• | la cache di tipo associativo permette di caricare un blocco dati in qualsiasi slot |
Argomento: architetture |
In quale slot può essere caricato il byte di indirizzo esadecimale $1234 in una cache di tipo direct mapping costituita da 256 slot (s=8) ognuno in grado di contenere un blocco dati da 16 (b=4) Byte? |
• | in uno slot qualsiasi |
• | nello slot di indirizzo esadecimale $34 |
• | nello slot di indirizzo esadecimale $23 |
• | in uno slot qualsiasi purchè non già utilizzato da altri dati |
• | nello slot di indirizzo esadecimale $12 |
• | nessuno dei precedenti |
Argomento: architetture |
In quale slot può essere caricato il byte di indirizzo esadecimale $3412 in una cache di tipo direct mapping costituita da 32 slot (s=5) ognuno in grado di contenere un blocco dati da 8 Byte (b=3)? |
• | in uno slot qualsiasi |
• | in uno slot qualsiasi purchè non già utilizzato da altri dati |
• | nello slot di indirizzo binario 00100 |
• | nello slot di indirizzo binario 00010 |
• | nello slot di indirizzo binario 01101 |
• | nessuno dei precedenti |
Argomento: architetture |
In quale slot può essere caricato il byte di indirizzo esadecimale $1234 in una cache di tipo associativo costituita da 256 slot (s=8) ognuno in grado di contenere un blocco dati da 16 (b=4) Byte? |
• | in uno slot qualsiasi |
• | nello slot di indirizzo esadecimale $34 |
• | nello slot di indirizzo esadecimale $23 |
• | in uno slot qualsiasi purchè non già utilizzato da altri dati |
• | nello slot di indirizzo esadecimale $12 |
• | nessuno dei precedenti |
Argomento: architetture |
In quale slot può essere caricato il byte di indirizzo esadecimale $3412 in una cache di tipo associativo costituita da 32 slot (s=5) ognuno in grado di contenere un blocco dati da 8 Byte (b=3)? |
• | in uno slot qualsiasi |
• | in uno slot qualsiasi purchè non già utilizzato da altri dati |
• | nello slot di indirizzo binario 00100 |
• | nello slot di indirizzo binario 00010 |
• | nello slot di indirizzo binario 01101 |
• | nessuno dei precedenti |
Argomento: architetture |
Quale registro della CPU ha l'incarico di mantenere sempre l'indirizzo di RAM del prossimo dato o istruzione da eseguire all'inizio del ciclo di istruzione? |
• | il registro Accumulatore |
• | il registro Program Counter |
• | il registro Code Register |
• | il registro Address Register |
• | nessuno dei precedenti |
Argomento: architetture |
Quale registro della CPU ha l'incarico di mantenere (tipicamente) il valore prodotto da un'operazione dell'unità aritmetico logica (ALU)? |
• | il registro Accumulatore |
• | il registro Program Counter |
• | il registro Code Register |
• | il registro Address Register |
• | nessuno dei precedenti |
Argomento: architetture |
Quale registro della CPU ha l'incarico di mantenere il codice operativo dell'istruzione da eseguire nel ciclo di istruzione attuale? |
• | il registro Accumulatore |
• | il registro Program Counter |
• | il registro Code Register |
• | il registro Address Register |
• | nessuno dei precedenti |
Argomento: architetture |
Quale registro della CPU ha l'incarico di mantenere l'indirizzo dell'eventuale operando dell'istruzione da eseguire nel ciclo di istruzione attuale? |
• | il registro Accumulatore |
• | il registro Program Counter |
• | il registro Code Register |
• | il registro Address Register |
• | nessuno dei precedenti |
Argomento: architetture |
In che ordine di esecuzione porreste le seguenti fasi del ciclo di istruzione di una CPU (senza pipeline)? |
• | decode - fetch - store - execute |
• | fetch - decode - store - execute |
• | decode - fetch - execute - store |
• | fetch - decode - execute - store |
• | fetch - execute - decode - store |
• | fecth - execute - store - decode |
• | nessuno dei precedenti |