Compiti scritti di Architettura degli Elaboratori: A.A. 2000/2001
Lunedi 04 Giugno 2001 (Parte di reti logiche)
------------------------------------------------------------------------
Parte B: reti logiche e aritmetica binaria
------------------------------------------------------------------------
1) Utilizzando il procedimento delle Mappe di Karnaugh, progettare una rete
combinatoria "P" in forma SP che implementi il prodotto binario di valori
espressi su due bit.
________
x1 -->| |--> r3
x0 -->| "P" |--> r2
y1 -->| |--> r1
y0 -->| |--> r0
--------
Dati 4 bit in ingresso rispettivamente x1,x0 e y1,y0 (ovvero due interi
espressi in binario naturale su due bit), la rete P produce i 4 bit
(r3,r2,r1,r0) che esprimono il valore in binario naturale del prodotto.
(es. 3 X 2 = 6 equivale a 11 X 10 = 0110)
Per maggiore chiarezza, questo e' lo schema aritmetico del prodotto richiesto
(dove r1# e' il riporto generato dal calcolo della somma che produce r1,
ed r3 e' il riporto della somma che produce r2):
x1 x2 X
y1 y2 =
-----
(r1#) y2*x1 y2*x2 +
y1*x1 y1*x2 0
------------------
r3 r2 r1 r0
Riportare per intero le tabelle di verita`, le mappe di Karnaugh e le
espressioni finali ottenute in forma SP, ed una traccia scritta del
procedimento seguito.
2) A quale valore decimale in virgola mobile corrisponde la rappresentazione
IEEE 754 in singola precisione (su 32 bit) con base di polarizzazione per
l'esponente pari a 127 (01111111):
0 10000000 11000000000000000000000
3) Avendo a disposizione solamente l'architettura di una ALU che esegua
l'operazione di somma tra valori binari interi su 8 bit, e assumendo di
poter ricorrere ad una seconda componente architetturale che permetta di
convertire la rappresentazione dei valori binari in complemento a due,
e' possibile eseguire l'operazione di differenza (45 - 18)? e (18 - 45)?
Giustificare la risposta, eventualmente mostrando il procedimento che
conduce al risultato corretto (usando la rappresentazione binaria).
------------------------------------------------------------------------
Lunedi 9 Luglio 2001 (Parte di reti logiche)
------------------------------------------------------------------------
Parte B: reti logiche e aritmetica binaria
------------------------------------------------------------------------
1) Progettare una rete sequenziale "S" che riceva in input una sequenza di
bit (ingresso x(t)) potenzialmente infinita, a partire da un tempo iniziale t0.
L'uscita Z(t) della rete P vale 1 se e solo se la sequenza di bit ricevuta
in ingresso dal tempo t0 fino al tempo t contiene un numero di 1 multiplo
di 3 (e maggiore di zero).
________
| |
x(t)...10100110100 x ->| "P" |--> Z(t) ...00001100000
| |
r ->| |-->
| -------- |
| |
|-------------|
linee di retroazione
Progettare l`automa di Mealy (o di Moore) per la codifica e la minimizzazione
degli stati, la rete combinatoria P in forma SP che genera l`uscita Z e le
linee di retroazione (r) utilizzando i metodi visti a lezione.
Riportare per intero le tabelle, le mappe, i procedimenti e le
espressioni finali ottenute in forma SP, ed una traccia scritta del
procedimento seguito.
2) Assumendo di usare la rappresentazione in virgola mobile IEEE 754
in singola precisione (su 32 bit) con base di polarizzazione per
l`esponente pari a 127 (01111111), tradurre il valore a) in decimale,
ed il valore b da decimale a rappresentazione IEEE 754:
a) 0 10000011 11010000000000000000000 equivale a ...............
b) . ........ ....................... equivale a -7.25
In seguito si esprima il valore della somma (a+b) in formato IEEE 754.
a + b = . ........ .......................
3) Quali delle seguenti operazioni eseguite con aritmetica binaria in
complemento a due su 4 bit generano un overflow?
Giustificare le risposte.
a) 0111 + 0111 = ....
b) 1111 + 0111 = ....
c) 1000 + 1111 = ....
d) 1001 + 0111 = ....
e) 1000 + 1000 = ....
f) 1010 - 0010 = ....
g) 1111 - 1000 = ....
h) 1000 - 0001 = ....
i) 0111 - 1111 = ....
l) 0111 - 0001 = ....
m) 1010 - 0011 = ....
------------------------------------------------------------------------
Martedi 4 Settembre 2001 (Parte di reti logiche)
------------------------------------------------------------------------
Parte B: reti logiche e aritmetica binaria
------------------------------------------------------------------------
1) Una rete sequenziale "S" riceve in input una sequenza di bit x(t),
potenzialmente infinita, da intendersi come la rappresentazione binaria
in complemento a due di un valore intero.
Assumendo che i bit entranti siano ordinati dal bit meno significativo (LSB)
al piu' significativo (MSB), si vuole realizzare un circuito automatico
sequenziale (bit a bit) per il complemento a due.
Il complemento a due di una rappresentazione binaria si ottiene
complementando tutti i bit e quindi sommando il valore uno al valore ottenuto.
L'uscita Z(t) della rete P restituisce quindi la sequenza di bit, ordinata dal
bit LSB al bit MSB, del valore opposto (in complemento a due) rispetto al
valore ricevuto in ingresso.
(es. il valore 59 = 00111011 diventa -59 = 11000101, e viceversa)
________
MSB LSB | | MSB LSB
x(t)...00111011 x ->| "P" |--> Z(t) ...11000101
| |
r ->| |-->
| -------- |
| |
|-------------|
linee di retroazione
Progettare l`automa di Moore (o di Mealy) per la codifica e la minimizzazione
degli stati, la rete combinatoria P (in forma SP) che genera l`uscita Z e le
linee di retroazione (r) utilizzando i metodi visti a lezione.
Riportare gli automi, le tabelle di flusso e di minimizzazione, le mappe di
Karnaugh, le espressioni finali in forma SP, ed una traccia scritta del
procedimento seguito.
2) Assumendo di usare la rappresentazione in virgola mobile IEEE 754
in singola precisione (su 32 bit) con base di polarizzazione per
l`esponente pari a 127 (01111111), tradurre il valore a) in decimale,
ed il valore b da decimale a rappresentazione IEEE 754:
a) 1 10000100 10010110000000000000000 equivale a ...............
b) . ........ ....................... equivale a +22.50
In seguito si esprima il valore della somma (a+b) in formato IEEE 754.
a + b = . ........ .......................
3) Quali sono tutte le possibili rappresentazioni dello zero, su 8 bit,
in notazione
a) binario naturale:
b) binario in complemento a uno:
c) binario in complemento a due:
d) binaria polarizzata con base 127 (N.B. non IEEE 754):
e) binaria polarizzata con base 128 (N.B. non IEEE 754):
Quale e` il valore negativo (in base 10), con il massimo valore assoluto,
che e` possibile rappresentare, su 8 bit, in notazione
f) binario naturale:
g) binario in complemento a uno:
h) binario in complemento a due:
i) binaria polarizzata con base 127 (N.B. non IEEE 754):
l) binaria polarizzata con base 128 (N.B. non IEEE 754):
Giustificare le risposte.
------------------------------------------------------------------------
Lunedi 24 Settembre 2001 (Parte di reti logiche)
------------------------------------------------------------------------
Parte B: reti logiche e aritmetica binaria
------------------------------------------------------------------------
1) Progettare una rete sequenziale "S" che riceva in input due sequenze di
bit sincrone (ingresso x1(t) e x2(t)) potenzialmente infinite, a partire
da un tempo iniziale t0.
L'uscita Z(t) della rete P vale 1 se e solo se le due sequenze differiscono
di un numero di bit multiplo di 3 (maggiore di zero), dal tempo t0 fino al
tempo t.
________
| |
x1(t)...00100011100 ->| "P" |--> Z(t) ...01111100000
x2(t)...10100110110 ->| "P" |
| |
r ->| |-->
| -------- |
| |
|-----<-------|
linee di retroazione
Progettare l automa di Mealy (o di Moore) per la codifica e la minimizzazione
degli stati, la rete combinatoria P in forma SP che genera l uscita Z e le
linee di retroazione (r) utilizzando i metodi visti a lezione.
Riportare per intero le tabelle, le mappe, i procedimenti e le
espressioni finali ottenute in forma SP, ed una traccia scritta del
procedimento seguito.
2) Assumendo di usare la rappresentazione in virgola mobile IEEE 754
in singola precisione (su 32 bit) con base di polarizzazione per
l esponente pari a 127 (01111111), tradurre il valore a) in decimale,
ed il valore b da decimale a rappresentazione IEEE 754:
a) 0 10000101 11010101000000000000000 equivale a ...............
b) . ........ ....................... equivale a 19.5625
In seguito si esprima il valore della somma (a+b) in formato IEEE 754.
a + b = . ........ .......................
e si esprima il valore della parte intera di (a+b) in esadecimale.
a + b = ......... esadecimale
3) Quali delle seguenti operazioni eseguite su una rappresentazione IEEE754
su 32 bit, con base di polarizzazione 127 (01111111) generano overflow oppure
underflow? Assumere di usare solo rappresentazioni normalizzate, e di avere
a disposizione tutti i valori rappresentabili dell esponente su 8 bit.
Giustificare le risposte.
a) 1*2^127 + 1*2^127 = ....
b) 1*2^128 + 1*2^128 = ....
c) -1*2^127 - 1*2^127 = ....
d) 1*2^(-127) / 1*2^1 = ....
e) 1*2^64 * 1*2^64 = ....
f) -1*2^64 * 1*2^65 = ....
g) 1*2^127 - 1*2^128 = ....
h) 1*2^(-127) * 1*2^128 = ....
i) -1*2^127 + 1*2^127 = ....
l) 1*2^(-127) * 1*2^(-1) = ....
------------------------------------------------------------------------